特許

J-GLOBAL ID：200903061781604261

半導体装置の製造方法

発明者： 田島 和浩
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-027059
公開番号（公開出願番号）：特開平10-223859
出願日： 1997年02月10日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 256メガビットを越えるような大容量のDRAMを製造することが可能な半導体装置の製造方法を提供する。【解決手段】 ゲート電極7上に形成される層間絶縁膜として、埋め込み特性に優れたNSG膜10と、リフローが可能なBPSG膜11とを形成する。次に、BPSG膜11を、O2及びH2を含む雰囲気中でリフローする。その後、層間絶縁膜にコンタクトホールを形成し、当該コンタクトホールにプラグ17を埋め込む。その後、コンタクトホールに埋め込まれたプラグ17と共に層間絶縁膜を研磨して表面を平坦化した上で、ビット線形成等を行う。

請求項（抜粋）：

半導体基板上に電極を形成する工程と、上記電極を覆うように層間絶縁膜を形成する工程と、上記層間絶縁膜をリフローする工程と、上記リフローがなされた層間絶縁膜にコンタクトホールを形成する工程と、上記コンタクトホールに導電体を埋め込む工程と、上記コンタクトホールに埋め込まれた導電体と共に上記層間絶縁膜を研磨して表面を平坦化する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 621 C ,  H01L 27/04 C