特許

J-GLOBAL ID：200903061782924456

MOS型トランジスタのホットキャリア劣化のシミュレーション方法

発明者： 清水 悟 ,  谷沢 元昭
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-241161
公開番号（公開出願番号）：特開平7-099302
出願日： 1993年09月28日
公開日（公表日）： 1995年04月11日
要約：

【要約】【目的】 MOSトランジスタのホットキャリア劣化率を予測する数式中における指数nのストレス依存性を求め、DCストレスのみならずACストレスの下においても高い精度でホットキャリア劣化をシミュレートし得る方法を提供する。【構成】 MOS型トランジスタのホットキャリア劣化のシミュレーション方法は、N-MOSトランジスタに関しては△ID /ID =(△ID /ID )f ・(W・B)-n・ISUB mn・ID (1-m)n・tnまたはP-MOSトランジスタに関しては△ID /ID =(△ID /ID )f ・B-n・Wmn・IG mn・tnを用いてホットキャリア劣化率△ID /ID をシミュレーションし、ここで、Bは定数、Wはゲート幅、ISUB は基板電流、ID はドレイン電流、tは時間、IG はゲート電流を表し、nは関数g(VG ,VD )で表わされ、VG とVD はそれぞれゲート電圧とドレイン電圧を表わす。

請求項（抜粋）：

N-MOS型トランジスタのホットキャリア劣化のシミュレーション方法であって、次式(5)と(6)を利用し FN (t)=(W・B)-n・ISUB mn・ID (1-m)n・tn ...(5) △ID /ID =(△ID /ID )f ・FN (t)...(6)ここで、FN (t)は時間tまでのホットキャリアストレス量を表し、Wはトランジスタのゲート幅を表し、Bはトランジスタの製造条件に依存する係数であり、ISUB は基板電流を表し、ID はドレイン電流を表し、mはホットキャリアによるインパクトイオン化に関係すると考えられている指数を表わし、(△ID /ID )f は初期のドレイン電流ID に対するトランジスタの寿命時におけるドレイン電流の変化△ID の割合を表すシミュレーション方法において、nは定数ではなくてホットキャリアストレスに印加されるゲート電圧VG とドレイン電圧VD の関数n=g(VG ,VD )として表され、この関数は予備実験によって決定されることを特徴とするシミュレーション方法。