特許
J-GLOBAL ID：200903061798632846
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
森 哲也
, 内藤 嘉昭
, 崔 秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2003-034962
公開番号（公開出願番号）：特開2004-247464
出願日： 2003年02月13日
公開日（公表日）： 2004年09月02日
要約：
【課題】熱膨張係数差によって半導体素子と配線基板との間に生じてしまう応力を緩和できるようにした半導体装置及びその製造方法を提供する。【解決手段】複数のパッド電極を素子形成面の周縁部に有する半導体素子1と、所定の銅配線層を有し、この半導体素子1の素子形成面側を支持する中継基板5と、一端を半導体素子1のパッド電極に接合され、他端を半導体素子1と向かい合う中継基板5上の銅配線層に接合されたバンプ11とを備え、中継基板5は、半導体素子1の角部を平面視で内側外側から挟み込み、且つその角部に沿ったL字状のスリット部7A及び7Bを備えたものである。【選択図】 図5
請求項（抜粋）：
複数の端子部を素子形成面の周縁部に有する半導体素子と、
所定の配線パターンを有し、前記半導体素子の素子形成面側を支持する配線基板と、
一端を前記半導体素子の端子部に接合され、他端を当該半導体素子と向かい合う配線基板の配線パターンに接合された導電部材とを備え、
前記配線基板は、
前記半導体素子の角部を平面視で内側外側から挟み込み、且つその角部に沿ったL字状の溝部またはスリット部を少なくとも一対備えていることを特徴とする半導体装置。
IPC (3件)：
H01L23/12
, H01L21/60
, H01L23/32
H01L23/12 501B
, H01L21/60 311Q
, H01L23/32 D
5F044KK07
, 5F044KK08
, 5F044KK23
