特許
J-GLOBAL ID：200903061806081234
半導体集積回路の信頼性シミュレーション方法
発明者：
出願人/特許権者：
代理人 (1件)：
滝本 智之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-298228
公開番号（公開出願番号）：特開平11-135388
出願日： 1997年10月30日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】 小容量・低コストの外部記憶装置を持つハードウェア上で半導体集積回路のチップレベル信頼性シミュレーションを実現する。【解決手段】 半導体集積回路設計の際に「各セルの各端子間遅延時間劣化量およびセル内部の各トランジスタの劣化量を各入出力信号傾き、各スイッチング回数を変化させながらシミュレーション」、「各入出力信号傾き、各スイッチング回数の対数の多項式として各トランジスタの劣化量の対数をモデル化」、「各トランジスタの劣化量の一次式として各端子間遅延時間劣化量をモデル化」、「各トランジスタ劣化量算出のモデル式と遅延時間劣化量算出のモデル式を用い、各セルの各入出力信号傾きと各スイッチング回数の計算値から製品中の各セルの遅延時間劣化量を算出」、「各セルの遅延時間劣化量から製品の総遅延時間劣化量を算出」という手順に従い信頼性の向上を行う。
請求項（抜粋）：
半導体集積回路を構成する各セル中の各トランジスタの劣化量あるいは劣化率を、そのセルの各入出力信号傾きまたは負荷容量および各スイッチング回数の関数としてモデル化するとともに、そのセルの各端子間遅延時間劣化量あるいは劣化率を各トランジスタの劣化量あるいは劣化率の関数としてモデル化し、前記2モデルを使用して前記半導体集積回路の設計時に前記半導体集積回路の全部あるいは一部の動作タイミングの経時劣化をシミュレーションすることを特徴とする半導体集積回路の信頼性シミュレーション方法。
IPC (5件)：
H01L 21/00
, G01R 31/28
, G06F 17/50
, H01L 27/04
, H01L 21/822
H01L 21/00
, G01R 31/28 F
, G06F 15/60 668 A
, H01L 27/04 T
