特許
J-GLOBAL ID：200903061820005710
MOS-FET増幅回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
石戸 久子 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-330498
公開番号（公開出願番号）：特開2001-148615
出願日： 1999年11月19日
公開日（公表日）： 2001年05月29日
要約：
【要約】【課題】 時間が経過しても、イニシャル時の特性を保持し続けることができるMOS-FET増幅回路を提供する。【解決手段】 この発明のMOS-FET増幅回路100は、アイドリング電流Idoによって動作点が設定されるMOS-FET103により、入力信号を増幅する。この場合、無入力状態を検出する無入力検出回路10と、無入力検出回路が無入力状態を検出したとき、アイドリング電流値を検出するドレイン電流検出回路20と、そのアイドリング電流値を参照し、アイドリング電流値を予め定められた規定値に保つべく、MOS-FETのゲート電圧を制御するゲート電圧制御回路30とを有する。したがって、ゲート電圧制御回路は、無入力が検出されたときのドレイン電流をアイドリング電流として検出し、それを規定値に一致させ、時間の経過による変化があっても特性を自動的に元に戻すことができる。
請求項（抜粋）：
ソース-ドレイン間に流れるアイドリング電流によって動作点が設定されるMOS-FETにより、入力した交流信号を増幅するMOS-FET増幅回路において、交流信号の無入力状態を検出する無入力検出回路と、無入力検出回路が交流信号の無入力状態を検出したとき、MOS-FETのアイドリング電流値を検出するドレイン電流検出回路と、ドレイン電流検出回路が検出したアイドリング電流値を参照し、アイドリング電流値を予め定められた規定値に保つべく、MOS-FETのゲート電圧を制御するゲート電圧制御回路とを有することを特徴とするMOS-FET増幅回路。
IPC (2件)：
FI (2件)：
H03F 1/30 A
, H03F 3/16 B
5J090AA01
, 5J090CA83
, 5J090HA10
, 5J090HA26
, 5J090HA29
, 5J090HA33
, 5J090KA28
, 5J090TA01
, 5J090TA02
, 5J092AA01
, 5J092CA83
, 5J092HA10
, 5J092HA26
, 5J092HA29
, 5J092HA33
, 5J092KA28
, 5J092TA01
, 5J092TA02
