特許

J-GLOBAL ID：200903061822020440

半導体装置の製造方法

発明者： 加藤 和利 ,  松本 信一
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 光石 俊郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-279703
公開番号（公開出願番号）：特開平6-132606
出願日： 1992年10月19日
公開日（公表日）： 1994年05月13日
要約：

【要約】【目的】 半導体装置微細化にともなう半導体装置上層部の構造的劣化を解消した、高速応答可能な半導体装置の製造方法を提供する。【構成】 基板101上に下部クラッド層102、活性層103、上部クラッド層104を積層し、さらに上部クラッド層104の上面にSiO2 からなる第1のエッチングマスク105を形成する。上部クラッド層104の上部をドライエッチングし、島状に加工し、該島状に形成した上部クラッド層104全面に第2のエッチングマスクとしてのSiO2 膜106を推積する。ドライエッチングによりSiO2 膜106をエッチングする。この際、島状部側面のSiO2 膜はエッチングされず残存する。ウエットエッチングにより、下部クラッド層102が露出するまでエッチングを行なう。エッチングマスクを除去後、露出されたクラッド層102上にn型オーミック電極107、p型上部クラッド層104にp型オーミック電極108を各々形成する。

請求項（抜粋）：

半導体基板上に設けられた、pn接合を有する半導体装置の形成において、(1)半導体基板上に、第一の導電型を有する第一の半導体層、第二の導電型を有する第二の半導体層が順次積層された半導体装置層上面の一部に、第一のエッチングマスクを形成し、この第一のエッチングマスクを用いて第二の半導体層の上部あるいは全部をエッチングする工程と、(2)前工程で島状に形成された第二の半導体層側面に第二のエッチングマスクを形成する工程と、(3)上記第一のエッチングマスクと上記第二のエッチングマスクとを用いて第二の半導体層の下部および第一の半導体層、あるいは第一の半導体層をエッチングする工程とを、含むことを特徴とする半導体装置の製造方法。