特許

J-GLOBAL ID：200903061829100929

パターンレイアウト検証装置および検証方法

発明者： 石上 達也
出願人/特許権者： 三菱電機株式会社 ,  三菱電機システムエル・エス・アイ・デザイン株式会社
代理人 (1件)： 竹中 岑生
公報種別：公開公報
出願番号（国際出願番号）：特願2000-165365
公開番号（公開出願番号）：特開2001-344303
出願日： 2000年06月02日
公開日（公表日）： 2001年12月14日
要約：

【要約】【課題】 チャネルリーク不具合の原因となる動作する寄生PチャネルMOSトランジスタトランジスタを漏れなく的確に抽出できるパターンレイアウト検証装置および検証方法を得る。【解決手段】 寄生PチャネルMOSトランジスタを抽出する機能を持つ寄生トランジスタ抽出手段16と、回路シミュレーション結果と寄生PチャネルMOSトランジスタの真偽判定条件をもとに、動作する真の寄生PチャネルMOSトランジスタを判別する機能を持つ判別手段21と、動作する真の寄生PチャネルMOSトランジスタをレイアウト図上でハイライト表示する機能を持つ表示手段23とを備えた。

請求項（抜粋）：

寄生トランジスタを抽出する機能を持つ寄生トランジスタ抽出手段と、回路シミュレーション結果と寄生トランジスタの真偽判定条件をもとに動作する真の寄生トランジスタを判別する機能を持つ判別手段と、動作する真の寄生トランジスタをレイアウト図上で特定して表示する機能を持つ表示手段とを備えたことを特徴とするパターンレイアウト検証装置。

IPC (4件)：

G06F 17/50 666 ,  G06F 17/50 ,  G06F 17/50 672 ,  H01L 21/82

FI (7件)：

G06F 17/50 666 F ,  G06F 17/50 666 A ,  G06F 17/50 666 C ,  G06F 17/50 666 L ,  G06F 17/50 672 W ,  H01L 21/82 C ,  H01L 21/82 T

Fターム (13件)：

5B046AA08 ,  5B046BA04 ,  5B046DA01 ,  5B046DA02 ,  5B046GA01 ,  5B046JA03 ,  5B046JA04 ,  5B046JA07 ,  5F064HH06 ,  5F064HH10 ,  5F064HH12 ,  5F064HH15 ,  5F064HH17