特許

J-GLOBAL ID：200903061839933465

半導体装置の製造方法

発明者： 木ノ内 一嘉
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-173219
公開番号（公開出願番号）：特開平11-008365
出願日： 1997年06月13日
公開日（公表日）： 1999年01月12日
要約：

【要約】【課題】 筒状の電極よりも上層の層間絶縁膜等にボイドが形成されにくくて、半導体装置を高い歩留りで製造することができる方法を提供する。【解決手段】 多結晶Si膜13、15、17のうちで形成すべき筒状の記憶ノード電極の内部に対応する部分をエッチングした後、多結晶Si膜13、17、32のうちで記憶ノード電極の外部に対応する部分をエッチングする。このため、記憶ノード電極の内側面は底面に近い部分ほど筒の軸心に接近する傾斜面になり、外側面は底面に近い部分ほど筒の軸心から離間する傾斜面になって、筒状の容量素子34内及び容量素子34間の何れにもボイドが形成されない。

請求項（抜粋）：

筒状の電極を有する半導体装置の製造方法において、導電膜を形成する工程と、前記導電膜のうちで前記電極の内部に対応する第1の部分を第1のエッチングで除去する工程と、前記導電膜のうちで前記電極の外部に対応する第2の部分を第2のエッチングで除去する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/768 ,  H01L 29/41

FI (3件)：

H01L 27/10 621 C ,  H01L 21/90 D ,  H01L 29/44 Z