特許

J-GLOBAL ID：200903061841566445

半導体装置およびその製造方法

発明者： 中村 光宏
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平7-284654
公開番号（公開出願番号）：特開平9-102585
出願日： 1995年10月05日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】 少なくともトランジスタとキャパシタとを有する半導体装置においてキャパシタの面積を縮小し、また、そのような半導体装置を簡単な製造工程で製造する。【解決手段】 MMICなどの半導体装置において、FETのソース電極12およびドレイン電極13と同一層のオーミック金属によりキャパシタ用の電極17を形成する。この電極17と層間絶縁膜5と電極21とにより構成されるキャパシタ上に、電極21と層間絶縁膜23と金属膜24およびメッキ層25からなる配線とにより構成されるキャパシタを積層し、これらのキャパシタを並列接続する。別の例では、ゲート電極11と同一層のオーミック金属によりキャパシタ用の電極をさらに形成し、この電極と層間絶縁膜4と電極17とにより構成されるキャパシタを含めて三層のキャパシタを積層し、これらのキャパシタを並列接続する。

請求項（抜粋）：

少なくともトランジスタとキャパシタとを有する半導体装置において、上記トランジスタの少なくとも一つの電極と上記キャパシタの一方の電極とが同一層の材料により形成されたものであることを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8222 ,  H01L 27/06 ,  H01L 27/095

FI (3件)：

H01L 27/04 C ,  H01L 27/06 101 D ,  H01L 29/80 E