特許

J-GLOBAL ID：200903061854457157

メモリアクセス制御装置および印刷制御装置およびメモリアクセス制御装置のメモリアクセス方法および印刷制御装置のメモリアクセス方法

発明者： 大山 直樹
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 小林 将高
公報種別：公開公報
出願番号（国際出願番号）：特願平10-190011
公開番号（公開出願番号）：特開2000-020452
出願日： 1998年07月06日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 特定の領域に記憶されるデータに対するアクセス環境を自在に設定して、特定の領域に記憶されるデータ書き込みまたは読み出し効率を格段に向上させることである。【解決手段】 CPUとDMAC105とがアクセスするメモリ領域中の任意の領域毎に各CPUとDMAC105に対するアクセス権をアドレスレジスタ109-1〜109-3により設定し、該任意の領域に対するアクセス状態に応じてそれぞれ優先順位の高いアクセスを優先するようにアクセス権をコンパレータ112-1〜112-3により決定する構成を特徴とする。

請求項（抜粋）：

所定のデータ処理を行う第1のユニットと、ダイレクトメモリアクセスにより前記第1のユニットとは独立してメモリに対してアクセスを実行する第2のユニットとのメモリアクセスを調停可能なメモリアクセス制御装置であって、前記メモリの任意のアクセス領域毎に対して前記第1のユニットと第2のユニットとによるアクセス優先順位を個別に設定する設定手段と、前記設定手段により設定された前記アクセス優先順位に基づいて前記第1と第2のユニットによる前記メモリ中の所定の領域に対する競合アクセス要求のいずれか一方を優先させるようにアクセス権を決定する決定手段と、を有することを特徴とするメモリアクセス制御装置。

IPC (4件)：

G06F 13/18 510 ,  G06F 12/00 571 ,  G06F 13/28 310 ,  G06F 13/362 510

FI (4件)：

G06F 13/18 510 A ,  G06F 12/00 571 B ,  G06F 13/28 310 M ,  G06F 13/362 510 D

Fターム (9件)：

5B060CD12 ,  5B060KA03 ,  5B060KA04 ,  5B061BA01 ,  5B061BA03 ,  5B061BB01 ,  5B061BC01 ,  5B061DD01 ,  5B061DD11