特許
J-GLOBAL ID：200903061870036463
電力用半導体素子およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-251756
公開番号（公開出願番号）：特開平6-085268
出願日： 1992年09月22日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】主電流を制御するためのゲート電極を有する素子のチップを大面積化すると、ゲート電極と主電極との間の耐圧を不良にする欠陥が生じやすくなり、チップの歩留まりが低下する問題を解決する。【構成】ゲート電極を複数個に分割し、各ゲート電極に接触させたゲートパッド電極をゲート端子に接続する。そして、ゲート・ソース間耐圧が出ない不良ゲート電極に接触するゲートパッド電極はゲート端子と接続しないか、その接続を中間で切断する。ゲートパッド電極とゲート端子との接続は、導線により個々に接続するか、一旦金属配線に接続し、一部のゲートパッド電極のみゲート端子に接続するか、あるいはゲートパッド電極を近接配置し、その中央に設けた集電用ゲートパッド電極を介してゲート端子に接続する。
請求項（抜粋）：
半導体基体の一主面上に主電流を流す主電極およびその主電極に絶縁された主電流制御用のゲート電極を備え、そのゲート電極が金属よりなるゲートパッド電極と接続され、そのゲートパッド電極がゲート端子と接続されるものにおいて、ゲート電極が複数個に分割され、各ゲート電極にそれぞれゲートパッド電極が接続されたことを特徴とする電力用半導体素子。
FI (2件)：
H01L 29/78 321 G
, H01L 29/78 321 T
