特許
J-GLOBAL ID：200903061879247246
サンプリングクロック生成回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大原 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願平5-195173
公開番号（公開出願番号）：特開平7-030422
出願日： 1993年07月12日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 交流入力信号に直流電圧が重畳しても、その影響を受けないで入力信号のn倍(n≧2)の周波数を有するA/D変換用クロックを生成するサンプリングクロック生成回路。【構成】 入力信号に重畳した直流電圧をカットするハイパスフィルタ、アンチエリアシング用ローパスフィルタ、デューティ比50%の方形波電圧を形成する波形整形器、同波形整形器の出力と自蔵発振器の1/n分周出力とを位相同期させて入力信号のn倍の周波数のサンプリングクロックを送出するPLL回路。
請求項（抜粋）：
交流入力信号から該信号のn倍(n≧2)の周波数を有するサンプリングクロックを生成し、上記入力信号をディジタル変換するA/Dコンバータへ上記生成したクロックを供給するサンプリングクロック生成回路において、上記交流入力信号を受けて該信号に重畳した直流電圧成分を除去するハイパスフィルタと、該ハイパスフィルタが送出する交流信号から上記入力信号周波数の2倍以上の高調波電圧成分を除去して基本波成分電圧を送出するローパスフィルタと、該ローパスフィルタが送出する上記入力信号の基本波成分電圧から実質的にデューティ比50%の方形波電圧を形成する波形整形器と、発振器を含み、該発振器の発振周波数を1/nに分周した電圧信号を上記波形整形器から入力する方形波電圧と位相同期させるとともに、上記発振器の発振出力をサンプリングクロックとして上記A/Dコンバータへ与えるPLL回路とを備えていることを特徴とするサンプリングクロック生成回路。
引用特許：
前のページに戻る
