同期型半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-223785
公開番号（公開出願番号）：特開平9-069285
出願日： 1995年08月31日
公開日（公表日）： 1997年03月11日
要約：

【要約】【課題】外部信号の入力タイミングに対する制限を極力なくし、使い勝手の良いSDRAM等の同期型半導体装置を提供することを目的としている。【解決手段】外部から供給されるクロック信号に同期して動作し、外部信号CKEが立ち上がった状態にあるときに、CSUSモード及び所定の回路の動作を無効にするパワーダウンモード(PDモード)の何れかを動作モードとして取りうるSDRAM等の同期型半導体装置において、第一の状態とデータの非出力状態を許容する第二の状態を有する内部RAS信号(rasz信号)の該第一の状態から第二の状態への切り換えタイミングから所定時間遅延されたタイミングにて第一の状態から第二の状態に変化する内部信号(rasdz信号)を生成する信号生成回路(120)と、上記外部信号CKEが立ち上がった状態で、該信号生成回路(120)にて生成された内部信号(rasdz信号)が第二の状態であるときに上記クロック信号に同期してパワーダウンモード(PDモード)を有効にするタイミング制御回路(104)とを有する同期型半導体装置。

請求項（抜粋）：

外部から供給されるクロック信号に同期して動作し、所定の外部信号が所定の状態にあるときに、第一の動作モード及び所定の回路の動作を無効にするパワーダウンモードの何れかを動作モードとして取りうる同期型半導体装置において、第一の状態とデータの非出力状態を許容する第二の状態を有する第一の内部信号の該第一の状態から第二の状態への切り換えタイミングから所定時間遅延されたタイミングにて第一の状態から第二の状態に変化する第二の内部信号を生成する信号生成手段と、上記所定の外部信号が該所定の状態で、該信号生成手段にて生成された第二の内部信号が第二の状態であるときに上記クロック信号に同期してパワーダウンモードを有効にするタイミング制御手段とを有する同期型半導体装置。

引用特許：

出願人引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平5-203570 出願人：株式会社日立製作所
半導体メモリ装置
公報種別：公開公報出願番号：特願平5-085220 出願人：株式会社東芝

審査官引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平5-203570 出願人：株式会社日立製作所
半導体メモリ装置
公報種別：公開公報出願番号：特願平5-085220 出願人：株式会社東芝

前のページに戻る