特許
J-GLOBAL ID：200903061906186211
半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-035792
公開番号（公開出願番号）：特開平6-151759
出願日： 1993年02月24日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 高集積化と高速化を可能としたメモリセル構成をもつDRAMを提供することを目的とする。【構成】 電源線VDDとビット線BLの間に直列接続された第1,第2のMOSトランジスタM1 ,M2 と、第1,第2のMOSトランジスタM1 ,M2 の接続ノードPと電源線側の第1のMOSトランジスタM1 のゲートG1 の間に設けられた第3のMOSトランジスタM3 によりメモリセルが構成されるDRAMセルであり、第1のMOSトランジスタM1 のゲートG1 が蓄積ノードで、第2のMOSトランジスタM2 と第3のMOSトランジスタM3 のゲートは共通にワード線WLに接続され、第2のMOSトランジスタのしきい値電圧Vth2 、第3のMOSトランジスタのしきい値電圧Vth3 は、|Vth2 |<|Vth3 |を満たすことを特徴とする。
請求項（抜粋）：
電源線とビット線の間に直列接続された第1,第2のMOSトランジスタと、これら第1,第2のMOSトランジスタの接続ノードと第1のMOSトランジスタのゲートとの間に設けられた第3のMOSトランジスタとから構成され、第2のMOSトランジスタと第3のMOSトランジスタのゲートが共通にワード線に接続されるメモリセルを有することを特徴とする半導体記憶装置。
FI (2件)：
H01L 27/10 325 H
, H01L 27/10 325 P
