特許
J-GLOBAL ID：200903061929287520
強誘電体メモリ装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-224451
公開番号（公開出願番号）：特開2003-174145
出願日： 2002年08月01日
公開日（公表日）： 2003年06月20日
要約：
【要約】【課題】 強誘電体キャパシタの容量絶縁膜に水素が侵入する事態の確実な防止と、強誘電体メモリ装置の微細化との両立を図る。【解決手段】 強誘電体メモリ装置は、半導体基板100上の第1の層間絶縁膜105の上に順次形成された下部電極109、強誘電体膜よりなる容量絶縁膜及112び上部電極113を有し、ワード線方向及びビット線方向に配置された複数の強誘電体キャパシタを備えている。ワード線方向に並ぶ複数の強誘電体キャパシタの下部電極109同士の間には第1の絶縁性水素バリア膜111が埋め込まれている。下部電極109及び第1の絶縁性水素バリア膜111の上には、ワード線方向に並ぶ複数の強誘電体キャパシタに共通の容量絶縁膜112が形成され、該共通の容量絶縁膜112の上には、ワード線方向に並ぶ複数の強誘電体キャパシタに共通の上部電極113が形成され、該共通の上部電極113の上には第2の絶縁性水素バリア膜115が形成されている。
請求項（抜粋）：
半導体基板上の層間絶縁膜の上に順次形成された下部電極、強誘電体膜よりなる容量絶縁膜及び上部電極を有し、ワード線方向及びビット線方向に配置された複数の強誘電体キャパシタを備えた強誘電体メモリ装置であって、前記複数の強誘電体キャパシタのうち、ワード線方向及びビット線方向のうちの一方向に並ぶ複数の強誘電体キャパシタの前記下部電極同士の間には第1の絶縁性水素バリア膜が埋め込まれており、前記一方向に並ぶ前記複数の強誘電体キャパシタの前記下部電極、及び前記第1の絶縁性水素バリア膜の上には、前記一方向に並ぶ前記複数の強誘電体キャパシタに共通の容量絶縁膜が形成されており、前記共通の容量絶縁膜の上には、前記一方向に並ぶ前記複数の強誘電体キャパシタに共通の上部電極が形成されており、前記共通の上部電極を覆うように第2の絶縁性水素バリア膜が形成されていることを特徴とする強誘電体メモリ装置。
Fターム (19件)：
5F083FR01
, 5F083GA21
, 5F083GA25
, 5F083GA27
, 5F083JA02
, 5F083JA05
, 5F083JA15
, 5F083JA17
, 5F083JA19
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA56
, 5F083MA05
, 5F083MA06
, 5F083MA17
, 5F083MA20
, 5F083NA01
