特許
J-GLOBAL ID：200903061948255213
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平3-240484
公開番号（公開出願番号）：特開平5-053542
出願日： 1991年08月27日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 出力バッファ部の電流能力の測定に要する時間を従来に比して短縮することができる半導体集積回路を提供することを目的とする。【構成】 制御回路18と出力バッファ部を構成するトランジスタ29〜32との間にテスト回路2が設けられている。テスト端子1に“H”が与えられると、トランジスタ29〜32には制御信号C4が与えられる。この制御信号C4が“H”のときにはNchトランジスタ31,32がオン状態になり、この2つのトランジスタに流れる電流の和を検出することができる。また、制御信号C4が“L”のときにはPchトランジスタ29,30がオン状態になり、この2つのトランジスタに流れる電流の和を検出することができる。
請求項（抜粋）：
出力端子と、この出力端子に接続された複数のトランジスタにより構成された出力バッファ部と、テスト信号に基づいて前記複数のトランジスタのうちの少なくとも2つのトランジスタを同時に導通状態にすると共に他のトランジスタを非導通状態にするテスト回路とを有することを特徴とする半導体集積回路。
IPC (5件)：
G09G 3/36
, G01R 31/26
, G01R 31/28
, G02F 1/1345
, G02F 1/136 500
