特許

J-GLOBAL ID：200903061956321071

NCMOS回路

発明者： ラジェンドラ・クマール
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 遠藤 恭
公報種別：公開公報
出願番号（国際出願番号）：特願平5-307471
公開番号（公開出願番号）：特開平7-074265
出願日： 1993年11月12日
公開日（公表日）： 1995年03月17日
要約：

【要約】【目的】 高性能、低消費電力で高信頼、低コストの論理回路に適した回路。【構成】 高濃度注入チャンネルを有する制御しきい値NMOSトランジスタ102をNMOSトランジスタ(又は制御しきい値NMOSトランジスタ)104と組み合わせて1実施例の回路100が得られる。入力137と122とは相補駆動される。

請求項（抜粋）：

制御しきい値電圧を特徴とし、第1の信号に応答して、第1の信号が高論理レベルを示せば、第1の電源端子と回路出力の間に小抵抗電流経路を形成し、第1の信号が低論理レベルを示せば、第1の電源端子と回路出力の間に大抵抗電流経路を形成する、第1のNMOSトランジスタと、第2の信号に応答して、第2の信号が高論理レベルを示せば、第2の電源端子と回路出力の間に小抵抗電流経路を形成し、第2の信号が低論理レベルを示せば、第2の電源端子と回路出力の間に大抵抗電流経路を形成する、第2のNMOSトランジスタと、第1及び第2の信号が逆の論理レベルを示すようにするための手段から構成され、これによって、第1の信号が高論理レベルを示す場合には、回路出力と第1の電源端子の間に、また、第1の信号が低論理レベルを示す場合には、回路出力と第2の電源端子の間に、小抵抗電流経路が形成されるということを特徴とする、回路。

IPC (3件)：

H01L 21/8238 ,  H01L 27/092 ,  H03K 19/0944

FI (2件)：

H01L 27/08 321 K ,  H03K 19/094 A