特許

J-GLOBAL ID：200903061956798757

DRAMおよびその製造方法

発明者： 大野 圭一
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-040581
公開番号（公開出願番号）：特開平10-242418
出願日： 1997年02月25日
公開日（公表日）： 1998年09月11日
要約：

【要約】【課題】 COB構造を有するDRAMのプレート・コンタクトを安定かつ効率的に形成する。【解決手段】 キャパシタ形成領域Iでシリンダ形のキャパシタ15を形成するのと同時に、プレート・コンタクト形成領域IIにも電気的に不応答なダミー・パターン15dを2個形成する。ダミー・パターン15dのパターン間スペースの下方には、予めビット線6と共通の膜でエッチング停止層6dを形成する。層間絶縁膜16をドライエッチングし、プレート電極14、拡散層3、ワード線4にそれぞれ接続する各コンタクト・ホールを同時に形成する。対プレート電極コンタクト・ホール21は他のホールに比べて浅いが、ホール内にエッチング速度の遅いプレート電極14が大きく露出するため、適切な深さに形成される。また、プレート電極14とプレート取出し電極との接触面積が増大する。

請求項（抜粋）：

拡散層に接続されたシリンダ形の記憶ノード電極とこれをコンフォーマルに被覆するキャパシタ絶縁膜とプレート電極膜との積層構造を有するシリンダ形のキャパシタと、キャパシタ形成領域外において該プレート電極の延在部にオーミック接続されるプレート取出し電極とを備えたDRAMであって、前記プレート電極の延在部が前記キャパシタと共通の積層構造を有する電気的に不応答なシリンダ形のダミー・パターンの一部を構成し、前記プレート取出し電極が該ダミー・パターンの側壁面上において少なくとも該プレート電極の延在部とオーミック接続されてなることを特徴とするDRAM。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/3065 ,  H01L 27/04 ,  H01L 21/822

FI (5件)：

H01L 27/10 621 C ,  H01L 21/302 J ,  H01L 27/04 C ,  H01L 27/10 681 B ,  H01L 27/10 681 F