特許
J-GLOBAL ID：200903061963926957
メモリ制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-138340
公開番号（公開出願番号）：特開平6-348605
出願日： 1993年06月10日
公開日（公表日）： 1994年12月22日
要約：
【要約】【目的】DC電源ON後の初期診断メモリテスト実行時に発見されたパリティエラー等のメモリエラーと、初期診断メモリテストでは発見出来ない、保持されているメモリのエラー情報とを併せてメモリブロックの縮退を行う。【構成】メモリ縮退機能を有する情報処理装置におけるメモリ制御装置1において、装置の運用中に発生したメモリのエラー情報をDC電源OFF時も保持するエラー情報保持部12を有し、次回DC電源ON後の初期診断メモリテスト実行時に発見されたメモリエラーと、前記保持されているメモリのエラー情報とを併せてメモリブロックの縮退を行う手段を有することを特徴としたメモリ制御装置。
請求項（抜粋）：
メモリ縮退機能を有する情報処理装置におけるメモリ制御装置において、装置の運用中に発生したメモリのエラー情報をDC電源OFF時も保持する手段を有し、次回DC電源ON後の初期診断メモリテスト実行時に発見されたメモリエラーと、前記保持されているメモリのエラー情報とを併せてメモリブロックの縮退を行う手段を有することを特徴としたメモリ制御装置。
IPC (3件)：
G06F 12/16 310
, G06F 12/16 330
, G06F 11/20 310
