特許
J-GLOBAL ID：200903061971817776
ICカード、及びフラッシュメモリの並列処理方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平6-315350
公開番号（公開出願番号）：特開平8-171623
出願日： 1994年12月19日
公開日（公表日）： 1996年07月02日
要約：
【要約】【目的】 PCカード(ICカード)100のカード基板30に搭載された複数のフラッシュメモリ40a〜40dの書き込み処理及び消去処理に要する時間を短縮し、これによりPCカードの高密度実装化に伴って製品検査に要する時間が増大するのを効果的に抑制する。【構成】 PCカード100を構成する、外部との信号をアクセスを制御するカードインターフェイス150において、各フラッシュメモリ40a〜40dをライトイネーブル状態とするための複数の制御信号の出力端子に、該カードインターフェイス外部からのアクティブ信号により、各フラッシュメモリ40a〜40dがライトイネーブル状態となる信号電位を印加するテスト用回路を備え、該PCカード100には、該アクティブ信号を該テスト用回路に印加するための信号入力パッド101を設けた。
請求項（抜粋）：
データバスとデコード用アドレスを除くアドレスバスとを共有する複数のフラッシュメモリと、外部からのアドレス信号、データ信号、及び制御信号を受け、外部との信号のアクセスを制御するカードインタフェースとを備えたICカードであって、該カードインタフェースを、該各フラッシュメモリをライトイネーブル状態とするための複数の制御信号の出力端子に、アクティブ信号により、該各フラッシュメモリがライトイネーブル状態となる信号電位を印加するテスト用回路を有する構成とするとともに、該アクティブ信号を該テスト用回路に入力するための信号入力パッドを設けたICカード。
IPC (3件)：
G06K 19/07
, G06K 17/00
, G11C 16/06
G06K 19/00 N
, G11C 17/00 510 C
