特許

J-GLOBAL ID：200903061980223056

半導体部材の作製方法

発明者： 柿崎 恵男 ,  佐藤 信彦 ,  米原 隆夫
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2000-085020
公開番号（公開出願番号）：特開2000-349267
出願日： 2000年03月24日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 低コストで半導体部材を作製することを課題とする。【解決手段】 第1の基体の少なくとも一方の表面に多孔質半導体層を形成する工程と、前記多孔質半導体層上に非多孔質単結晶半導体層を形成する工程と、前記第1の基体の前記非多孔質単結晶半導体層と第2の基体とを貼り合わせる工程と、前記貼り合わせて構成された基体を前記多孔質半導体層で分離する工程とを少なくとも有する半導体部材の作製方法において、前記多孔質半導体層を形成する工程の前に前記第1の基体の前記一方の表面に、エピタキシャル成長層を前記多孔質半導体層の厚みの少なくともn倍(n≧2)の厚みに形成する工程と、分離後の前記エピタキシャル成長層に多孔質半導体層を形成する工程とを備えることを特徴とする。

請求項（抜粋）：

第1の基体の少なくとも一方の表面に多孔質半導体層を形成する工程と、前記多孔質半導体層上に非多孔質単結晶半導体層を形成する工程と、前記第1の基体の前記非多孔質単結晶半導体層と第2の基体とを貼り合わせる工程と、前記貼り合わせて構成された基体を前記多孔質半導体層で分離する工程とを少なくとも有する半導体部材の作製方法において、前記多孔質半導体層を形成する工程の前に前記第1の基体の前記一方の表面に、エピタキシャル成長層を前記多孔質半導体層の厚みの少なくともn倍(n≧2)の厚みに形成する工程と、分離後の前記エピタキシャル成長層に多孔質半導体層を形成する工程とを備えることを特徴とする半導体部材の作製方法。

IPC (5件)：

H01L 27/12 ,  C30B 25/02 ,  C30B 29/06 504 ,  H01L 21/20 ,  H01L 21/205

FI (5件)：

H01L 27/12 B ,  C30B 25/02 P ,  C30B 29/06 504 F ,  H01L 21/20 ,  H01L 21/205

Fターム (55件)：

4G077AA03 ,  4G077BA04 ,  4G077DB05 ,  4G077ED06 ,  4G077FB06 ,  4G077FF07 ,  4G077FG13 ,  4G077HA06 ,  4G077HA12 ,  4G077TB02 ,  4G077TC19 ,  5F045AA03 ,  5F045AA04 ,  5F045AA08 ,  5F045AA11 ,  5F045AA19 ,  5F045AB02 ,  5F045AB05 ,  5F045AB06 ,  5F045AB10 ,  5F045AB12 ,  5F045AB14 ,  5F045AB32 ,  5F045AC01 ,  5F045AC05 ,  5F045AC08 ,  5F045AD11 ,  5F045AD13 ,  5F045AD14 ,  5F045AE03 ,  5F045AE25 ,  5F045AF02 ,  5F045AF03 ,  5F045AF04 ,  5F045AF07 ,  5F045AF16 ,  5F045AF19 ,  5F045DA52 ,  5F045EB15 ,  5F045GH02 ,  5F045GH08 ,  5F045HA14 ,  5F045HA16 ,  5F052AA11 ,  5F052CA10 ,  5F052DA01 ,  5F052DA05 ,  5F052DB01 ,  5F052DB03 ,  5F052DB06 ,  5F052DB07 ,  5F052DB09 ,  5F052GC03 ,  5F052JA04 ,  5F052KB04