特許
J-GLOBAL ID：200903061993761316
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-005532
公開番号（公開出願番号）：特開平6-215576
出願日： 1993年01月18日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 低電源電圧でも正常な書き込みが行えるとともに、低消費電力化を図った半導体記憶装置を得る。【構成】 メモリセルMCのノードN1から接地レベルにかけてNMOS書き込みトランジスタ16及び14が直列に形成され、トランジスタ16のゲートが書き込みワード線4に接続され、トランジスタ14のゲートが第1の列書き込み線12に接続される。メモリセルMCのノードN2から接地レベルにかけてNMOS書き込みトランジスタ17及び15が直列に形成され、トランジスタ17のゲートが書き込みワード線4に接続され、トランジスタ15のゲートが第2の列書き込み線13に接続される。【効果】 低電源電圧でも正常な書き込みが行えるとともに、低消費電力化が図れる。
請求項（抜粋）：
第1の電源電圧を付与する第1の電源と、前記第1の電源電圧より低電位な第2の電源電圧を付与する第2の電源と、前記第1の電源電圧により“H”、前記第2の電源電圧により“L”が規定される第1及び第2のインバータから各々が構成され、前記第1のインバータと前記第2のインバータとは入出力が交差接続され、前記第1のインバータの入力を第1のノードとし、該第2のインバータの入力を第2のノードとした複数のメモリセルと、前記複数のメモリセルそれぞれに対応して設けられ、前記第1の電源及び前記第2の電源のうちの一方の電源である書き込み電源と、前記第1のノードとの間に介挿され、オン状態時に、前記書き込み電源の書き込み電圧を変化させることなく伝達することが可能な所定の導電型の複数の第1のスイッチング手段と、前記複数のメモリセルそれぞれに対応して設けられ、各々が前記書き込み電源と前記第2のノードとの間に介挿された前記所定の導電型の複数の第2のスイッチング手段と、外部より得られるアドレス信号に基づき、前記複数のメモリセルのいずれかを選択メモリセルとして選択し、該選択メモリセルに対応する前記第1及び第2のスイッチング手段を選択第1及び選択第2のスイッチング手段として選択するとともに、書き込み時に、外部より得られる書き込みデータに基づき、前記選択第1及び選択第2のスイッチング手段のうち、一方をオン状態に他方をオフ状態にする書き込み制御手段とを備えた半導体記憶装置。
引用特許：
前のページに戻る
