特許
J-GLOBAL ID:200903062016187233

基準電圧回路

発明者:
出願人/特許権者:
代理人 (1件): 湯浅 恭三 (外5名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-156321
公開番号(公開出願番号):特開平5-216546
出願日: 1992年06月16日
公開日(公表日): 1993年08月27日
要約:
【要約】【目的】 低電力消費スタンバイモードから急速パワーアップを行え、またバンドギャップ回路出力の高周波ノイズ等の有効な濾波を行える精密基準電圧回路を提供すること。【構成】 バンドギャップ電圧基準発生回路2の出力に、FET4、外部バイパスコンデンサ5、FET7、バッファ回路8を含む回路1を接続する。FET4,7は、変換動作中はオンとして、この変換中に、FET4,7とバイパスコンデンサ5とで、バンドギャップ回路2が発生する高周波ノイズを濾波して、正確な基準電圧をバッファ回路に供給する。各変換の合間には、FET4,7をオフにして、バイパスコンデンサ5を絶縁することによりその電荷を保持させる。これにより、FET4,7をオンにした時に、コンデンサ5を充電しなくてもよいようにする。
請求項(抜粋):
集積回路アナログ-デジタル変換器における基準電圧回路であって、a) 出力導体(3A)を有していて該導体に第1の基準電圧を発生するバンドギャップ回路と、b) 該バンドギャップ回路の前記出力導体(3A)を、第1の外部バイパスコンデンサ(5)に結合した第1の導体(6)に対し結合する第1の電界効果トランジスタ(4)と、c) バッファ回路(8)と、d) 前記第1導体を前記バッファ回路の非反転入力(9)に結合する第2の電界効果トランジスタ(7)と、e) 前記バッファ回路の出力を、該バッファ回路の反転入力に結合するための手段(10)と、f) 前記アナログ-デジタル変換器による変換中に前記第1と第2の電界効果トランジスタをオンにするための手段(V1, VSTANDBY)であって、前記第1電界効果トランジスタ(4)と前記第1バイパスコンデンサ(5)が、前記バンドギャップ回路の出力インピーダンスと協働することにより、前記バンドギャップ回路が前記第1基準電圧上に発生する高周波ノイズを濾波し、これによって前記バッファ回路の前記非反転入力(9)に正確な第2の基準電圧(V9)を印加するようにした、前記の手段(V1, VSTANDBY)と、を備えた基準電圧回路。
IPC (2件):
G05F 1/10 ,  G05F 3/30

前のページに戻る