イメ一ジ処理装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-126956
公開番号（公開出願番号）：特開平6-337672
出願日： 1993年05月28日
公開日（公表日）： 1994年12月06日
要約：

【要約】【目的】R,G,B各1ビットで構成されるモノカラーイメ一ジデータを1画素8ビットのデータ形式の表示データに高速に変換できるようにする。【構成】イメ一ジメモリ5の2次元アドレス空間上に1画素1ビットのR,G,Bプレーン単位に格納されているモノカラーイメ一ジデータを、R,G,Bの順で16ビット単位でバス9に順次読出し、それをセレクタ回路11により選択して、それぞれレジスタ16,17,18に一時保持し、その保持内容をパラレル/シリアル変換回路12,13,14により1ビット単位に分離して、同一画素同士をレジスタ19にて合成してR,G,B各1ビットの3ビットデータに復元し、同データにより変換テーブル15を索引して8ビットの表示データに変換し、それを2画素分レジスタ20に揃えた状態で、イメ一ジバス10を通してイメ一ジメモリ6のリニアアドレス空間に16ビット単位で書込む構成とする。

請求項（抜粋）：

1画素がR(赤),G(緑),B(青)各1ビットで構成される3ビットのモノカラーイメ一ジデータまたは画面表示に利用可能な1画素がn(nは4以上の整数)ビットで構成される表示データを格納するための第1のイメ一ジメモリと、前記第1のイメ一ジメモリが前記モノカラーイメ一ジデータの格納に用いられる場合には前記nビット表示データを格納し、前記nビット表示データの格納に用いられる場合には前記モノカラーイメ一ジデータを格納するための第2のイメ一ジメモリと、前記第1または第2のイメ一ジメモリとの間で入出力されるデータの転送に供される第1および第2のイメ一ジバスと、前記第1および第2のイメ一ジメモリのうちの前記モノカラーイメ一ジデータが格納されている側のイメ一ジメモリから前記第1または第2のイメ一ジバスの一方に対し、m画素分を単位に、R,G,B毎のモノカラーイメ一ジデータを順に読出す第1の制御手段と、この第1の制御手段によって前記第1または第2のイメ一ジバスの一方に順次読出されるm画素分のモノカラーイメ一ジデータを、R,G,B毎に保持するための3つのレジスタと、この3つのレジスタに保持されたR,G,B毎のm画素分のモノカラーイメ一ジデータを、それぞれR,G,B毎に1ビット単位のデータに分離する3つのパラレル/シリアル変換回路と、この3つのパラレル/シリアル変換回路によって分離された同一画素位置のR,G,Bの各1ビットのデータを合成して1画素がR,G,B各1ビットからなる3ビットのモノカラーイメ一ジデータを順次復元する合成手段と、この合成手段により復元された3ビットのモノカラーイメ一ジデータを前記nビットの表示データに変換するための変換テーブルと、この変換テーブルにより変換された前記nビット表示データを、所定画素数分ずつ前記第1または第2のイメ一ジバスの他方に出力する手段と、前記第1または第2のイメ一ジバスの他方に出力された前記所定画素数分のnビット表示データを前記第1および第2のイメ一ジメモリのうちの前記モノカラーイメ一ジデータが格納されていない側のイメ一ジメモリに書込む第2の制御手段とを具備し、前記第1および第2のイメ一ジメモリ間のDMA転送を行いながら、1画素がR,G,B各1ビットで構成されるモノカラーイメ一ジデータを1画素nビットの表示データに変換することを特徴とするイメ一ジ処理装置。

IPC (7件)：

G09G 5/36 530 , G06F 15/66 310 , G06F 15/68 310 , G06F 15/70 310 , G06F 15/72 310 , G09G 5/00 550 , G09G 5/06

前のページに戻る