特許
J-GLOBAL ID：200903062031266468
アクティブマトリクス基板の検査方法及び検査装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平4-110525
公開番号（公開出願番号）：特開平5-307192
出願日： 1992年04月28日
公開日（公表日）： 1993年11月19日
要約：
【要約】【目的】 Cs on Gate構造パネルに使用されるアクティブマトリクス基板におけるTFT欠陥を、実際の駆動を行うゲートドライバーICを実装する前に検出できるようにする。【構成】 ゲートバスライン1の上から奇数番目のものの総てをショートリング12で短絡させると共に、偶数番目のものの総てをショートリング13で短絡させ、絵素電極4を挟む両側のゲートバスライン1に同時に絵素書き込み信号が与えられないように、ショートリング12、13毎にタイミングをずらして印加するので、TFT3に電位差が生じる。これにより、実際の駆動を行うゲートドライバーICが存在しない状態でも、TFT3を駆動させることが可能となる。
請求項（抜粋）：
絶縁性基板上に複数の走査線及び信号線が交差する状態で縦横に配線され、該走査線と該信号線とで囲まれた領域に絵素電極が形成されていると共に、該走査線と該信号線との交差部近傍に該絵素電極を駆動するスイッチング素子が配置されており、該絵素電極に接続すると共に、該絵素電極を挟む2つの走査線のうちの該スイッチング素子を介して接続されていない走査線に接続して付加容量が設けられたアクティブマトリクス基板の検査方法であって、該絵素電極に対して間に液晶層を介装し対向電極を対向配設すると共に、該走査線の1本おき又は複数本おきに、該当する走査線同士を2以上のショートリングにより短絡させる工程と、該ショートリングを介して走査線に与える絵素書き込み信号を、該絵素電極を挟む両側の走査線に同時に絵素書き込み信号が与えられないようショートリング毎にタイミングをずらして印加する工程と、を行うアクティブマトリクス基板の検査方法。
IPC (5件)：
G02F 1/136 500
, G01R 13/02
, G02F 1/13 101
, G02F 1/133 550
, G02F 1/1345
