特許
J-GLOBAL ID:200903062061337190

MOSトランジスタを有する半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 藤巻 正憲
公報種別:公開公報
出願番号(国際出願番号):特願平8-251911
公開番号(公開出願番号):特開平10-098113
出願日: 1996年09月24日
公開日(公表日): 1998年04月14日
要約:
【要約】 (修正有)【課題】 製造工程を簡略化できるMOSトランジスタを有する半導体装置の製造方法を提供する。【解決手段】 SOG膜(レジスト膜)49にゲート電極パターンを描画するとき、Pt-Bをイオン源としてイオンビームを照射する。レジスト膜49へのゲート電極パターンの描画とチャネル領域47の形成とを同時に実施するようにする。SOG膜(レジスト膜)49はイオンビームが照射されることにより、SOGからSiO2 膜49aに変化するので、ブタノールによりSiO2 膜49aのパターンを現像し、純水で洗浄することによりSiO2 膜49aのみが残存し、SOG膜(レジスト膜)49が除去される。その後、SiO2 膜49aをマスクとしてゲート電極膜48をエッチングすることにより、SiO2 膜49aに覆われていないゲート電極膜48が除去される。そして、SiO2 膜49aを除去することにより、ゲート電極が形成される。
請求項(抜粋):
半導体基板上にゲート酸化膜を形成する工程と、前記ゲート酸化膜上に半導体材料からなるゲート電極膜を形成する工程と、前記ゲート電極膜上にレジスト膜を形成する工程と、前記ゲート電極膜及び前記レジスト膜に対し同時に所定のパターンでイオンビームを照射することによりイオンを注入するイオン注入工程と、前記レジスト膜のイオン注入領域以外の領域を選択的に除去してゲート電極パターンを形成する工程と、前記レジスト膜をマスクとして前記ゲート電極膜をパターニングしてゲート電極を形成する工程と、を有することを特徴とするMOSトランジスタを有する半導体装置の製造方法。
IPC (2件):
H01L 21/8238 ,  H01L 27/092

前のページに戻る