特許

J-GLOBAL ID：200903062081235270

半導体装置とその製造方法

発明者： 安藤 友一
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-334786
公開番号（公開出願番号）：特開平10-163338
出願日： 1996年11月28日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 低電圧用MOSトランジスタと高電圧用MOSトランジスタをともに最適化し、かつホットキャリア耐圧を高める。【解決手段】 低電圧用MOSトランジスタでは、ゲート絶縁膜が50〜200Åのシリコン酸化膜6である。高電圧用MOSトランジスタでは、ゲート絶縁膜が50〜200Åのシリコン酸化膜4、その上の50〜200Åのシリコン窒化膜5、及びさらその上の50〜200Åのシリコン酸化膜6からなる3層構造のONO膜であり、ソース・ドレインは埋込みLDD構造である。

請求項（抜粋）：

同一チップ内に低電圧が印加される低電圧用MOSトランジスタと高電圧が印加される高電圧用MOSトランジスタとが形成されている半導体装置において、前記低電圧用MOSトランジスタは単一層のシリコン酸化膜にてなるゲート絶縁膜を有するLDD構造であり、前記高電圧用MOSトランジスタはシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜からなる3層構造で前記低電圧用MOSトランジスタのゲート絶縁膜より厚いゲート絶縁膜を有し、ソース・ドレイン構造が高濃度ソース・ドレインのチャネル側で基板表面から離れた深い位置に低濃度ソース・ドレインを有する埋込みLDD構造であることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/316 ,  H01L 29/78

FI (4件)：

H01L 27/08 102 B ,  H01L 21/316 M ,  H01L 29/78 301 G ,  H01L 29/78 301 S