特許
J-GLOBAL ID：200903062083750872
半導体装置及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-345413
公開番号（公開出願番号）：特開平5-175209
出願日： 1991年12月26日
公開日（公表日）： 1993年07月13日
要約：
【要約】【目的】 ベースとベース引き出し電極とのコンタクトを良好にすると共に、ベース抵抗を低減化することを目的とする。【構成】 半導体基板1に形成された第1導電型埋め込み層2上に第1導電型コレクタ層31が形成され、第1導電型コレクタ層31上に第2導電型ベース層5が形成され、第2導電型ベース層5上に第2導電型半導体層9が形成され、第2導電型半導体層9に開口部12が形成され、開口部12に臨む第2導電型ベース層5の表面部に第1導電型エミッタ層16が形成された。
請求項（抜粋）：
半導体基板に形成された第1導電型埋め込み層上に第1導電型コレクタ層が形成され、前記第1導電型コレクタ層上に第2導電型ベース層が形成され、前記第2導電型ベース層上に第2導電型半導体層が形成され、前記第2導電型半導体層に開口部が形成され、前記開口部に臨む前記第2導電型ベース層の表面部に第1導電型エミッタ層が形成されたことを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
