特許
J-GLOBAL ID:200903062089460850

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-221901
公開番号(公開出願番号):特開2002-041178
出願日: 2000年07月24日
公開日(公表日): 2002年02月08日
要約:
【要約】【課題】 測定器によるノイズの影響を受けることなく安定してPLL回路を検査する。【解決手段】 入力クロック信号1を入力するPLL回路31と、PLL回路31の出力信号を分周する分周器32と、分周器32より分周された信号を入力とし入力クロック信号1に同期するシフトレジスタと、シフトレジスタを構成する各フリップフロップ5〜8の出力信号を入力しPLL回路31が正常に動作するか否かを判定しその結果を出力する判定回路34を半導体集積回路装置30の内部に備える。
請求項(抜粋):
入力クロック信号を入力とするPLL回路と、前記PLL回路より出力されたPLL出力クロック信号を分周する分周器と、前記分周器より出力された分周クロック信号をデータ入力とし、前記入力クロック信号をクロック入力とするシフトレジスタと、前記入力クロック信号に同期して前記シフトレジスタの各段よりそれぞれ出力されるデータ出力信号を入力とし、前記各データ出力信号の状態の組み合わせを基に前記PLL回路が正常に動作しているか否かを判定し、判定結果信号を外部へ出力する判定回路とを備えた半導体集積回路装置。
IPC (6件):
G06F 1/04 301 ,  G06F 1/04 302 ,  G01R 31/28 ,  G06F 11/22 330 ,  H03K 19/00 ,  H03L 7/08
FI (6件):
G06F 1/04 301 F ,  G06F 1/04 302 Z ,  G06F 11/22 330 B ,  H03K 19/00 B ,  G01R 31/28 V ,  H03L 7/08 H
Fターム (30件):
2G032AA00 ,  2G032AG07 ,  2G032AK11 ,  2G032AK19 ,  2G032AL00 ,  5B048AA20 ,  5B048DD10 ,  5B048EE02 ,  5B079BC02 ,  5B079DD03 ,  5B079DD13 ,  5B079DD17 ,  5B079DD20 ,  5J056AA00 ,  5J056BB32 ,  5J056BB60 ,  5J056CC00 ,  5J056CC14 ,  5J056CC17 ,  5J056CC18 ,  5J056FF08 ,  5J056KK01 ,  5J106AA04 ,  5J106CC52 ,  5J106DD17 ,  5J106DD39 ,  5J106DD46 ,  5J106EE07 ,  5J106FF07 ,  5J106KK32

前のページに戻る