特許
J-GLOBAL ID：200903062095524185
絶縁分離基板及びそれを用いた半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-279410
公開番号（公開出願番号）：特開平7-135248
出願日： 1993年11月09日
公開日（公表日）： 1995年05月23日
要約：
【要約】【目的】 PN接合分離基板の問題点である寄生トランジスタ発生と絶縁分離領域の増加という問題を解決し、またパワー素子を絶縁分離基板に形成する場合に問題になる放熱性も改善するマルチチャンネル型インテリジェントパワーICを提供する。【構成】 N型第1半導体基板11と、P型第2半導体基板12を直接接合し、その接合界面16の一部に埋め込み酸化膜層17を形成する。その後、複数の絶縁分離トレンチ14を形成し第1半導体基板11をSOI分離領域101と、PN分離領域102に分割する。そしてSOI分離領域101に論理素子を形成し、PN分離領域102には電力素子を形成する。ここで二つ以上の論理素子を形成する場合は論理素子間を絶縁分離トレンチ14で分離し、二つ以上の電力素子を形成する場合は電力素子相互間に寄生電流抜き取り部を形成する。
請求項（抜粋）：
接合界面から素子形成用主面まで所定の厚さに研磨された第1導電型の第1半導体基板と、第2導電型の第2半導体基板が接合された接合基板において、その接合界面の一部に酸化膜を埋め込み形成した埋め込み酸化膜層と、前記素子形成用主面から前記埋め込み酸化膜層に達する複数の絶縁分離溝と、前記絶縁分離溝で前記第1半導体基板を分離することで形成され、前記絶縁分離溝と前記酸化膜層で囲まれたSOI分離領域と、前記SOI分離領域に、隣接する素子どうしを前記絶縁分離溝で分離して形成された、少なくとも1つ以上の論理素子と、前記絶縁分離溝で前記第1半導体基板を分離することで形成され、前記接合界面に前記酸化膜層が介在せずPN接合により分離されたPN分離領域と、前記PN分離領域に、隣接する素子どうしを前記絶縁分離溝で分離して形成された、少なくとも1つ以上の電力素子とを備えることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 21/76 D
, H01L 21/76 L
