特許
J-GLOBAL ID：200903062133790781
メモリアクセス装置とメモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-229608
公開番号（公開出願番号）：特開平6-075799
出願日： 1992年08月28日
公開日（公表日）： 1994年03月18日
要約：
【要約】【目的】 メモリのアドレスピンを減少させ、最小限の回路規模でリードソロモン積符号の復号処理を実行できるメモリアクセス装置を提供する。【構成】 2組の独立アドレス生成部5,6とデータバススイッチ回路16を設け、積符号の行方向と列方向のアクセスで独立アドレスとデータバスの上位バイト下位バイトの反転を制御するから行方向列方向ともそれぞれただ1つの外符号復号器3で処理でき、最小規模の回路となる。
請求項（抜粋）：
2組のデータバスと2組のアドレスバスを有するメモリをアクセスするメモリアクセス装置であって、N-Mビットの共通アドレス信号を生成する共通アドレス信号生成部と、前記共通アドレス信号と組を成し前記メモリの第1のアドレスバスに供給するNビットのアドレス信号を形成する、Mビットの第1の独立アドレス信号を生成する第1の独立アドレス信号生成部と、前記共通アドレス信号と組を成し前記メモリの第2のアドレスバスに供給するNビットのアドレス信号を形成する、Mビットの第2の独立アドレス信号を生成する第2の独立アドレス信号生成部と、2組の内部データバスと、メモリに接続された2組の外部データバスと、前記2組の内部データバスと前記2組の外部データバスの接続関係を2通りに選択するデータバススイッチ回路とを備えたメモリアクセス装置。
IPC (4件)：
G06F 11/10 330
, G06F 12/16 320
, H03M 13/00
, H04N 7/13
