特許
J-GLOBAL ID：200903062145608849
半導体装置とその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-365955
公開番号（公開出願番号）：特開2001-185740
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
要約：
【要約】ショットキーバリアダイオードにおけるリーク電流の発生を低減する。【解決手段】 P型の半導体基板1内に形成されたNウエル2と、当該Nウエル2内の所定深さ位置に形成されたPウエル3と、前記Nウエル2表層で前記Pウエル3上に形成されたLN層4と、当該LN層4内に形成されたN層(カソード電極)5と、前記LN層4上に形成されたアノード電極7とを具備したことを特徴とする。
請求項（抜粋）：
一導電型の半導体層内に形成された第1の逆導電型層と、前記第1の逆導電型層内に形成され第1の電極を構成することに成る第2の逆導電型層と、前記第1の逆導電型層上の所望位置に形成された第2の電極とを有する半導体装置において、前記第1の逆導電型層内の所望深さ位置に一導電型層が形成されていることを特徴とする半導体装置。
Fターム (6件)：
4M104AA01
, 4M104CC03
, 4M104DD26
, 4M104FF31
, 4M104GG03
, 4M104HH20
