特許

J-GLOBAL ID：200903062187056242

半導体装置

発明者： 油原 知也
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平4-192032
公開番号（公開出願番号）：特開平6-036595
出願日： 1992年07月20日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】 半導体装置における製造時の不良品をスクリーニングするための時間を短縮することができ、且つ、高速動作タイミングでバーンインストレスを加えることができる半導体装置を提供する。【構成】 AND回路16は、外部から制御信号(RAS)’,(CAS)’,(WE)’を入力して論理積をとる。制御クロック発生器17は、AND回路16の出力に応じて動作して制御クロックを発生する。列デコーダ制御回路18,行デコーダ制御回路20,データI/Oバス制御回路19及びデータ発生器24は、制御クロックを入力して、列デコーダ9,行デコーダ14及びデータI/Oバス8等を制御する信号を出力し、メモリアレイ15内のメモリセル等における不良品をスクリーニングさせる。

請求項（抜粋）：

行デコーダ及び列デコーダの出力により特定される部分並びにデータI/Oバス制御信号により特定されるデータI/Oバスに選択的にバーンインストレスを入力させるバーンインストレス回路を備えた半導体装置であって、前記バーンインストレス回路は、外部入力信号の入力タイミングにより制御信号を出力する入力回路と、前記制御信号に応じて制御クロックを発生する制御クロック発生回路と、前記制御クロックに基づいて前記行デコーダの制御信号を出力する行デコーダ制御回路と、前記制御クロックに基づいて前記列デコーダの制御信号を出力する列デコーダ制御回路と、前記制御クロックに基づいて前記データI/Oバス制御信号を出力するデータI/Oバス制御回路とを有することを特徴とする半導体装置。

IPC (2件)：

G11C 29/00 303 ,  G11C 11/401

引用特許：

審査官引用 (3件)

• 特開平3-003200
  
• 特開平2-276090
  
• 特開平4-298900