特許

J-GLOBAL ID：200903062191225024

入力端子競合パターン検出方法および入力端子競合パターン検出システム

発明者： 山成 聡子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-149588
公開番号（公開出願番号）：特開平10-339763
出願日： 1997年06月06日
公開日（公表日）： 1998年12月22日
要約：

【要約】【課題】大量のディスク容量を使用することなく、入力端子競合の可能性のあるテストパターンを容易に検出する。【解決手段】内部回路の接続関係を示すネットリスト1と、内部ブロックの端子のデータ系とクロック系を区別する端子属性ライブラリ2と、ネットリスト1および端子属性ライブラリ2の内容に基づいて、各ブロックのクロック端子からその入力を遡り、半導体集積回路の入力端子のうち前記ブロックのクロック端子と接続された入力端子をクロック系端子とし、これ以外をデータ系端子として判別するクロック系/データ系端子判別部3と、その判別結果に基づいて、クロック系端子間およびクロック系端子とデータ系端子の間で、テストパターンに同じタイミングで変化する部分があるかを調べ、同じタイミングで変化する部分があったテストパターンを入力端子競合パターンとする危険パターン検索部6とを有する。

請求項（抜粋）：

半導体集積回路の入力端子のそれぞれに所定のテストパターンの信号を入力して内部回路を構成する各ブロックの動作を検証する際の、前記テストパターンのうちから入力端子間競合を起こす可能性のある入力端子競合パターンを検出する方法であって、前記内部回路の接続情報と該内部回路を構成する各ブロックの端子のデータ系とクロック系を区別する端子属性情報とに基づいて、各ブロックのクロック端子からその入力を遡り、前記半導体集積回路の入力端子のうち前記ブロックのクロック端子と接続された入力端子をクロック系端子とし、これ以外をデータ系端子として判別し、クロック系端子間およびクロック系端子とデータ系端子の間で、テストパターンに同じタイミングで変化する部分があるかを調べ、同じタイミングで変化する部分があったテストパターンを前記入力端子競合パターンとすることを特徴とする入力端子競合パターン検出方法。

IPC (2件)：

G01R 31/28 ,  G06F 11/22 310

FI (2件)：

G01R 31/28 P ,  G06F 11/22 310 B

引用特許：

審査官引用 (1件)

• 競合動作の判定方法
  公報種別：公開公報   出願番号：特願平7-317263   出願人：日本電気株式会社