特許
J-GLOBAL ID：200903062219980966
メモリ駆動装置、メモリ装置ならびにそれらを利用した電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
森下 賢樹
公報種別：公開公報
出願番号（国際出願番号）：特願2006-356294
公開番号（公開出願番号）：特開2008-165930
出願日： 2006年12月28日
公開日（公表日）： 2008年07月17日
要約：
【課題】リーク電流を低減する。【解決手段】行選択回路10は、m行n列(m、nは自然数)のマトリクス状に配置されたメモリセルの行ごとに設けられたワードラインWLを駆動するm個のワードラインドライバを含む。ワードラインドライバは、K個(Kは、2≦K≦mを満たす自然数)のセグメントSEGr1〜SEGrKに分割される。高電圧生成回路30は、m個のワードラインドライバに供給される駆動電圧Vrを生成し、K個のセグメントSEGr1〜SEGrKに分配して供給する。行スイッチSWr1〜SWrKは、K個のセグメントSEGr1〜SEGrKごとに設けられ、高電圧生成回路30から各セグメントSEGrへの駆動電圧Vrの供給経路に設けられる。行スイッチ制御部40は、K個の行スイッチSWrのオンオフを制御する。【選択図】図1
請求項（抜粋）：
m行n列(m、nは自然数)のマトリクス状に配置されたメモリセルの行ごとに設けられたワードラインを駆動するm個のワードラインドライバであって、K個(Kは、2≦K≦mを満たす自然数)のセグメントに分割されたワードラインドライバを含む行選択回路と、
前記m個のワードラインドライバに供給される駆動電圧を生成し、前記K個のセグメントに分配して供給する電圧生成回路と、
前記K個のセグメントごとに設けられ、前記電圧生成回路から各セグメントへの前記駆動電圧の供給経路に設けられたK個のスイッチと、
前記K個のスイッチのオンオフを制御する制御部と、
を備えることを特徴とするメモリ駆動装置。
IPC (1件)：
FI (3件)：
G11C17/00 633D
, G11C17/00 633E
, G11C17/00 634A
5B125BA01
, 5B125CA04
, 5B125CA06
, 5B125EA07
, 5B125EC02
, 5B125EC06
, 5B125ED02
, 5B125ED10
, 5B125EG18
