特許

J-GLOBAL ID：200903062222064750

マルチプロセツサシステム

発明者： 田中 洋幸
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 春日 讓
公報種別：公開公報
出願番号（国際出願番号）：特願平3-225933
公開番号（公開出願番号）：特開平5-066994
出願日： 1991年09月05日
公開日（公表日）： 1993年03月19日
要約：

【要約】【目的】 高速3次元画像処理等に使用可能な高性能なマルチプロセッサシステムを構築する。【構成】 複数のプロセッサモジュールとそれらを接続するシステムバスとバスの使用権の制御を行うバスアービタとから構成される。各プロセッサモジュール内には所要の内部構造を有したメモリを配置し、プロセッサアドレスデコーダはプロセッサからのアドレスを受けてメモリアクセス要求信号を、またシステムバスアドレスデコーダはシステムバスからアドレスを受け、アドレススイッチで指定される領域と一致したときメモリアクセス要求信号をメモリアービタに出力する。メモリアービタはこれらの信号を受け、アービトレーションを行い、2つのバスバッファの一方を排他的に制御して開き、メモリをアクセスさせる。

請求項（抜粋）：

プロセッサと、このプロセッサがシステムバスを通してこのシステムバスに接続される外部メモリをアクセスするためのシステムバス制御回路とを有するプロセッサモジュールを複数備えるマルチプロセッサシステムにおいて、複数の前記プロセッサモジュールのそれぞれに、内部の前記プロセッサからアクセス可能な内部メモリを設け、この内部メモリと前記プロセッサの間をバスバッファを介して接続し、前記内部メモリと前記システムバスの間を他のバスバッファを介して接続し、前記プロセッサの側と前記システムバスの側からのアクセス要求を検知し、2つの前記バスバッファを排他的に制御して接続を行うメモリアービタを設け、システムバスの側からも前記内部メモリをアクセス可能としたことを特徴とするマルチプロセッサシステム。

IPC (4件)：

G06F 12/06 520 ,  G06F 13/38 310 ,  G06F 15/16 320 ,  G06F 15/66

引用特許：

審査官引用 (3件)

• 特開昭63-052261
  
• 特開昭58-033766
  
• 特開昭56-155465