特許

J-GLOBAL ID：200903062244893237

積層セラミック電子部品の製造方法

発明者： 森 治彦
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 小柴 雅昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-011371
公開番号（公開出願番号）：特開2001-203123
出願日： 2000年01月20日
公開日（公表日）： 2001年07月27日
要約：

【要約】【課題】 積層セラミック電子部品を製造するにあたって、内部回路要素膜となるべき導電性ペースト膜を高いパターン精度をもって形成できるようにする。【解決手段】 セラミックグリーンシート12上に内部回路要素膜となるべき導電性ペースト膜16を形成するにあたって、少なくとも版面2の部分がゴム硬度60〜90度のゴムからなる転写版1を用いたグラビアオフセット印刷を適用する。次いで、導電性ペースト膜16が形成されたセラミックグリーンシート12の上に、別のセラミックグリーンシートを積み重ね、これら導電性ペースト膜形成工程とセラミックグリーンシート積み重ね工程とを繰り返す。

請求項（抜粋）：

グラビアオフセット印刷を実施するためのものであって、少なくとも版面部分がゴム硬度60〜90度のゴムからなる転写版を用意する工程と、複数枚のセラミックグリーンシートを用意する工程と、保持台上に少なくとも1枚の第1の前記セラミックグリーンシートを配置する工程と、前記転写版を用いたグラビアオフセット印刷によって、第1の前記セラミックグリーンシート上に内部回路要素膜となるべき導電性ペースト膜を形成する、導電性ペースト膜形成工程と、前記導電性ペースト膜が形成された第1の前記セラミックグリーンシートの上に第2の前記セラミックグリーンシートを積み重ねる、積層工程とを備えるとともに、前記導電性ペースト膜形成工程と前記積層工程とを所定回数繰り返すことによって、積層体を形成する工程を備える、積層セラミック電子部品の製造方法。

IPC (4件)：

H01G 4/12 400 ,  B41M 1/10 ,  H01G 4/30 311 ,  H01G 4/30

FI (4件)：

H01G 4/12 400 ,  B41M 1/10 ,  H01G 4/30 311 F ,  H01G 4/30 311 Z

Fターム (33件)：

2H113AA01 ,  2H113BA03 ,  2H113BB09 ,  2H113BB22 ,  2H113BB32 ,  2H113BC12 ,  2H113CA17 ,  2H113CA46 ,  5E001AB03 ,  5E001AH01 ,  5E001AH05 ,  5E001AH06 ,  5E001AH08 ,  5E001AJ01 ,  5E001AJ02 ,  5E082AB03 ,  5E082BC38 ,  5E082BC39 ,  5E082BC40 ,  5E082EE04 ,  5E082EE35 ,  5E082FG06 ,  5E082FG26 ,  5E082FG46 ,  5E082LL02 ,  5E082LL03 ,  5E082LL35 ,  5E082MM13 ,  5E082MM21 ,  5E082MM22 ,  5E082MM23 ,  5E082MM24 ,  5E082PP10