特許

J-GLOBAL ID：200903062272011487

クロック生成回路

発明者： 奥田 裕一
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願2002-198253
公開番号（公開出願番号）：特開2004-040685
出願日： 2002年07月08日
公開日（公表日）： 2004年02月05日
要約：

【課題】高応答性とノイズを抑えたクロック生成回路、高速データ通信に好適なクロック生成回路を提供する。【解決手段】可変発振回路の発振出力を分周回路で分周し、この出力信号から上記発振出力の1周期だけ遅延させたパルスを生成して位相混合回路により上記1周期分の位相差を複数に分割した複数通りの中間位相信号を形成し、所定の制御信号に従って選択回路により1つの中間位相信号を選択して、基準クロック信号とを位相比較回路で比較して両者の位相が一致するように上記可変発振回路の発振動作を制御してクロック信号を生成する。【選択図】 図1

請求項（抜粋）：

可変発振回路と、 上記可変発振回路の発振出力を受けて分周する分周回路と、 上記分周回路の出力信号を受けて、上記発振出力の1周期分だけ遅れた遅延分周クロックを生成するパルス生成回路と、 上記分周回路の出力信号と上記パルス生成回路の出力信号とを受け、上記1周期分の位相差を複数に分割した複数通りの中間位相信号を形成する位相混合回路と、 上記複数の中間位相信号のうち、所定の制御信号に従って1つの中間位相信号選択する選択回路と、 基準クロック信号と上記選択回路で形成されたパルス信号とを受けて、両者の位相が一致するように上記可変発振回路の発振動作を制御する位相比較回路とを備え、 上記可変発振回路の発振出力によりクロック信号を生成することを特徴とするクロック生成回路。

IPC (5件)：

H03L7/081 ,  H03L7/183 ,  H03L7/197 ,  H04B1/26 ,  H04L7/033

FI (5件)：

H03L7/08 J ,  H04B1/26 U ,  H03L7/18 A ,  H04L7/02 B ,  H03L7/18 B

Fターム (37件)：

5J106AA04 ,  5J106BB10 ,  5J106CC01 ,  5J106CC24 ,  5J106CC41 ,  5J106CC53 ,  5J106CC55 ,  5J106DD12 ,  5J106DD24 ,  5J106DD32 ,  5J106FF05 ,  5J106FF08 ,  5J106GG09 ,  5J106GG10 ,  5J106HH02 ,  5J106KK02 ,  5J106KK06 ,  5J106KK22 ,  5J106KK26 ,  5J106QQ02 ,  5J106QQ06 ,  5J106QQ08 ,  5J106RR03 ,  5J106RR18 ,  5K020AA08 ,  5K020DD22 ,  5K020GG04 ,  5K020GG10 ,  5K020LL07 ,  5K047AA02 ,  5K047AA13 ,  5K047BB01 ,  5K047MM46 ,  5K047MM49 ,  5K047MM55 ,  5K047MM56 ,  5K047MM63