特許

J-GLOBAL ID：200903062337390650

パラレル環状リングとの間の電気的連絡に有効なセンターフィンから成る記憶ノードキャパシタプレートを具備する縦型平行セルキャパシタの製法

発明者： フェルナンド・ゴンザレス ,  ラリー・ディー・クロマー
出願人/特許権者： マイクロン・テクノロジー・インコーポレイテッド
代理人 (1件)： 田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-026064
公開番号（公開出願番号）：特開平5-267614
出願日： 1993年01月22日
公開日（公表日）： 1993年10月15日
要約：

【要約】 (修正有)【目的】 DRAMデバイスの記憶コンタクトキャパシタおよびその製法。【構成】 二つの環状リング60,70およびシリコン縦形フィン96を、基板3のコンタクト区域35に平行に接触する自己整合開孔中に形成する。リング60,70およびフィン96はキャパシタの記憶ノードを構成し、フィン96はリング60,70の実質的中央に位置する。フィン96はシリコン膜および酸化膜65から成る交互膜を開孔中に形成した後に残るチャネル中にシリコン膜を形成して創る。一旦フィンが形成されると酸化膜65,80が露出するので、酸化膜65,80の少なくとも一部はエッチングする。絶縁膜100をフィン上に重ねて形成し、さらにセル多結晶シリコン膜105をこの絶縁膜上に重ねて形成する。

請求項（抜粋）：

電気的デバイス中の少なくとも一つの電気的プレートの製法において該製法が、a) 該電気的デバイスの基板(3)上に重ねて層間絶縁膜(40)を形成し、b) 該層間絶縁膜中に開孔(55)を形成して該基板(3)のコンタクト区域(35)を露出させ、c) 該層間絶縁膜(40)および該コンタクト区域(35)上に重ねて最初の導電膜(60)を開孔(55)中に形成し、d) 少なくとも一つの交互絶縁膜(65)および少なくとも一つの交互導電膜(70)から成る交互膜(65,70)を最初の導電膜(60)上に重ねて形成し、この際の該交互膜の形成を最初の交互絶縁膜(65)から開始して最後の交互導電膜(70)で終結させ、e) マスキング絶縁膜(80)を最後の該交互導電膜(70)上に重ねて形成することによりマスキングパターンを形成し、これにより該マスキング絶縁膜(80)の側壁であって該マスキングパターを形成している該側壁により区画されるチャネル(75)を該開孔(55)中に設け、f) 該マスキング絶縁膜(80)の底部および該交互膜(65,70)の一部を該マスキングパターンに従って取り除くことにより該基板方向に向けて該チャネル(75)を伸長させて、少なくとも最初の該導電膜(60)を露出させ、g) 該初期(60)および該交互(70)導電膜と電気的に連絡しうる導電性フィン(96)を該マスキングパターン上に重ねて形成し、これにより該初期(60)および交互(70)導電膜ならびに該フィン(96)により電気的プレートを形成させる工程から成る製法。

IPC (2件)：

H01L 27/108 ,  H01L 27/04