特許
J-GLOBAL ID：200903062344273368
半導体試験装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-118771
公開番号（公開出願番号）：特開平5-312910
出願日： 1992年05月12日
公開日（公表日）： 1993年11月26日
要約：
【要約】【目的】多重反射防止回路のクランプ電圧設定に際し、クランプダイオードのオン電圧を相殺する回路を付加することで直に、クランプ電圧を設定することを可能にした半導体試験装置を提供する。【構成】多重反射防止回路のクランプ電圧を同一特性を持つダイオードにより相殺することで直にクランプ電圧を設定できるようにし、多重反射防止回路のクランプ電圧の設定を簡素化した。【効果】被試験素子の応答波形をクランプする電圧レベルはクランプ電圧補正回路により与えられるため、直接、クランプする電圧を設定できる。したがって、ダイオードのオン電圧を予め測定しておいたり、演算する必要がない。
請求項（抜粋）：
タイミング発生器と、パターン発生器と、タイミング発生器で生成されたタイミング信号と、パターン発生器で生成されたテストパターンを合成する波形フォーマッタと、波形フォーマッタの出力波形を入力するドライバと、ドライバ出力の試験波形を被試験素子へ与える伝送線路と、試験波形の応答としての被試験素子からの出力波形を伝送線路を介し入力して電圧比較するアナログコンパレータと、アナログコンパレータの出力とパターン発生器で作成された期待値を論理比較するデジタルコンパレータとから成る半導体試験装置において、アナログコンパレータの入力端近傍に多重反射防止回路を設けたことを特徴とする半導体試験装置。
FI (2件)：
G01R 31/28 M
, G01R 31/28 R
