特許
J-GLOBAL ID：200903062349590701
CPUリセット装置
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-301441
公開番号（公開出願番号）：特開平6-149417
出願日： 1992年11月12日
公開日（公表日）： 1994年05月27日
要約：
【要約】【目的】バックアップ電源電圧aが所定値を下回るとLの電圧検出信号bを発生させ従来はこの信号bを直接割込信号としてCPU3にデータ退避等を行わせ、またこの信号bをCR遅延回路2で遅延させ、信号bのL状態が所定時間以上継続するとCPUリセット信号cを有効としCPU3をリセットさせる。この場合データ退避後もCPU3は動作を継続して電源電池電流を消費し電源電圧の低下を加速しCPUリセット(従って動作継続性の喪失)を早めるのでこれを防ぐ。【構成】電圧検出信号bをエッジ検出回路4を介し割込信号dとしてCPU3に与える。即ち信号bの立下がり時、回路4が発生する立下がりエッジの割込でCPUはデータ退避の後、動作を停止して低消費電流状態に入る。次に電源が回復し信号bが立上がる時、回路4が発生する立下がりエッジの割込でCPU3は正常動作に復帰する。
請求項（抜粋）：
バックアップ電源の電圧が規定値を下回ったことを検出して第1の割込信号を発生し、前記電源で動作するCPUにこの割込信号を与えて必要なデータの退避等を行わせ、前記電源電圧の規定値を下回った状態が所定時間経過したとき前記CPUをリセットさせるCPUリセット装置において、前記データ退避後、直ちにこのCPUの動作を停止させ、前記電源電圧が前記所定時間の経過以前に前記の規定値を回復したときは、この回復を検出して第2の割込信号を発生し、この割込信号を前記CPUに与えてこのCPUを正常の動作に復帰させることを特徴とするCPUリセット装置。
IPC (4件)：
G06F 1/24
, G01R 19/165
, G06F 1/28
, H02J 9/00
G06F 1/00 350 B
, G06F 1/00 333 C
