特許
J-GLOBAL ID：200903062350029126
マルチチップ型半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-097859
公開番号（公開出願番号）：特開平5-299576
出願日： 1992年04月17日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】 より短い製造工期で製造することができ、放熱性に優れ、かつ制御用半導体チップの多ピン化やチップサイズの大型化に対応することができるマルチチップ型半導体装置及びその製造方法を提供する。【構成】 リードフレーム21と、そのリードフレーム21より薄く、しかもそのリードフレーム21より加工容易な材料で成形されたリードフレーム31をそれぞれ準備し、パワーチップ6をリードフレーム21の搭載領域23aに搭載し、外部リード24,25と電気的に接続するのと並行して、制御チップ7をリードフレーム31の搭載領域33aに搭載し、外部リード34〜39と電気的に接続する。【効果】 パワーチップ用として放熱性に優れた材料で成形されたリードフレームを用いる一方、制御チップ用として加工容易な材料で成形されたリードフレームを用いることができるので、放熱性に優れ、かつ制御用半導体チップの多ピン化などに対応することができる。
請求項（抜粋）：
半導体パワーチップと、前記半導体パワーチップを搭載するためのパワーチップ搭載領域を有する第1の外部リードを含むパワーチップ用外部リード群と、前記半導体パワーチップを制御するための制御用半導体チップと、前記制御用半導体チップを搭載するための制御チップ搭載領域を有する第2の外部リードを含む制御用外部リード群とを備え、前記パワーチップ搭載領域に前記半導体パワーチップを搭載するとともに、前記制御チップ搭載領域に前記制御用半導体チップを搭載し、さらに前記半導体パワーチップ,前記パワーチップ用外部リード群,前記制御用半導体チップ及び前記制御用外部リード群を同一パッケージ内に内蔵したマルチチップ型半導体装置において、前記制御用外部リード群の板厚が前記パワーチップ用外部リード群より薄いこと、及び/または前記制御用外部リード群が前記パワーチップ用外部リード群より加工容易な材料で構成されたことを特徴とするマルチチップ型半導体装置。
IPC (4件)：
H01L 25/07
, H01L 25/18
, H01L 23/12
, H01L 23/50
H01L 25/04 C
, H01L 23/12 J
