特許

J-GLOBAL ID：200903062366613553

半導体パッケージ

発明者： 井戸 隆明
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-306176
公開番号（公開出願番号）：特開2002-118200
出願日： 2000年10月05日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】大型化を防ぎながら基板実装後にも容易にテストピンに接続してテストを実施することができる半導体パッケージを提供すること。【解決手段】シリコンチップ13に信号を供給するためにアレイ状に配列された複数の第1の外部パッド16を備え、シリコンチップ13をテストするためのテスト信号が供給される第2の外部パッド24を第1の外部パッド16と同一方向の面に、かつ該第1の外部パッド16と異なりテスト用プローブピンが挿入可能な高さに形成する。

請求項（抜粋）：

半導体基板に信号を供給するためにアレイ状に配列された複数の第1の端子を備え、前記第1の端子がパッケージを実装する基板の面に対向する面に形成された表面実装型の半導体パッケージにおいて、前記半導体基板をテストするためのテスト信号が供給される第2の端子を前記第1の端子と同一方向の面に、かつ該第1の端子と異なる高さに形成したことを特徴とする半導体パッケージ。

IPC (4件)：

H01L 23/12 501 ,  H01L 23/12 ,  G01R 31/28 ,  H01L 23/28

FI (4件)：

H01L 23/12 501 T ,  H01L 23/12 501 W ,  H01L 23/28 A ,  G01R 31/28 U

Fターム (12件)：

2G032AA00 ,  2G032AK01 ,  2G032AK02 ,  2G032AL00 ,  4M109AA01 ,  4M109BA04 ,  4M109CA21 ,  4M109DA01 ,  4M109DA03 ,  4M109DA10 ,  4M109DB15 ,  4M109DB16