特許

J-GLOBAL ID：200903062378558140

プロセス制御における無駄時間処理装置

発明者： 菅野 智司 ,  黒谷 憲一
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 森田 雄一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-242808
公開番号（公開出願番号）：特開平6-067704
出願日： 1992年08月19日
公開日（公表日）： 1994年03月11日
要約：

【要約】【目的】 無駄時間を短くし、制御の効率化と精度の向上をはかる。【構成】 最初に時系列データ1をファイルから読み込み(ステップ11)、そのデータを用いて相関関数計算を行い(ステップ12)、相関関数行列を求める。次に、別途、ステップ13により設定入力されている各変数間ごとの無駄時間の値に基づいて、相関関数の無駄時間補正処理を行う(ステップ14)。ここで、ステップ14で求めた相関関数行列を用いて自己回帰モデルの同定計算を行い、自己回帰モデル係数を求める(ステップ15)。次いで、算出した自己回帰モデル係数および無駄時間設定ステップ値を用いて、自己回帰モデルの補正処理を行う(ステップ16)。

請求項（抜粋）：

時系列データを読み取る手段と、各変数間ごとの無駄時間設定値を入力する手段と、時系列データについての相関関数計算を行い相関関数行列を求める手段と、無駄時間設定値に基づき相関関数の無駄時間を補正する手段と、相関関数行列を用いて自己回帰モデルの同定計算を行い自己回帰モデル係数を算出する手段と、無駄時間設定値および自己回帰モデル係数に基づき自己回帰モデル係数を補正する手段と、を備えたことを特徴とするプロセス制御における無駄時間処理装置。