特許
J-GLOBAL ID：200903062381870023
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-025905
公開番号（公開出願番号）：特開平6-244198
出願日： 1993年02月16日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】 チャネルストッパ領域と不純物拡散層との間の耐圧を低下させることなく狭チャネル効果を防止したトランジスタを得ること。【構成】 半導体基板1に形成された絶縁膜5に囲まれた領域にゲート,ソース,ドレイン電極6,10a,10bが埋め込まれ、かつソース及びドレイン電極と素子分離絶縁膜5との間にサイドウォール8が形成されている。
請求項（抜粋）：
半導体基板上に形成された第1のゲート酸化膜、及び該ゲート酸化膜上に設けられた第1の導電性膜からなるゲート電極と、該ゲート電極の側部に隣接して設けられた第2の導電性膜からなるソース,ドレイン電極と、該ソース,ドレイン電極の側面にそれぞれ設けられた第1の絶縁膜と、上記ゲート電極とソース,ドレイン電極との間、及び、該ソース,ドレイン電極と第1の絶縁膜との間に設けられた第2の絶縁膜からなるサイドウォールとを備え、上記ゲート電極と、上記ソース,ドレイン電極と、上記第1の絶縁膜とが同一の高さとなるように平坦化されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 21/265
H01L 29/78 301 P
, H01L 21/265 W
, H01L 29/78 301 X
