特許
J-GLOBAL ID：200903062384440798
残響付加装置
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 国則
公報種別：公開公報
出願番号（国際出願番号）：特願平4-245511
公開番号（公開出願番号）：特開平6-067683
出願日： 1992年08月21日
公開日（公表日）： 1994年03月11日
要約：
【要約】【目的】 大振幅のクロック信号に起因する不要輻射およびデータ信号のSN比の劣化、並びに電源電圧変動による特性変化がなく、しかも構成部品の削減に伴う実装面積の縮小化およびコスト低減を可能とした残響付加装置を提供する。【構成】 入力音声信号をA/D変換器4でディジタル化し、メモリ回路5で遅延させた後D/A変換器6でアナログ化し、帰還利得調整回路10を介して入力側に帰還し、混合回路2で入力音声信号と混合することによって残響効果を付加する構成の残響付加装置において、メモリ回路5およびタイミング回路8をCMOSプロセスで、それ以外をバイポーラプロセスで構成し、これらを1チップに集積する。
請求項（抜粋）：
入力音声信号を一入力とする第1の混合回路と、前記第1の混合回路の出力信号をディジタル化するA/D変換器と、前記A/D変換器の出力信号を順次転送して遅延するメモリ回路と、前記メモリ回路の出力信号をアナログ化するD/A変化器と、前記D/A変換器の出力信号中に含まれるクロック成分およびノイズ成分を除去するフィルタと、前記フィルタの出力信号を前記第1の混合回路の他入力として帰還する帰還路中に設けられて帰還利得を設定する帰還利得調整回路と、前記フィルタの出力を前記入力音声信号に混合して出力音声信号として導出する第2の混合回路と、前記A/D変換器、前記メモリ回路および前記D/A変換器の動作クロックおよびタイミング信号を発生するタイミング回路と、前記タイミング回路の原発振信号を発生する発振回路とを備え、前記メモリ回路および前記タイミング回路をCMOSプロセスで、それ以外をバイポーラプロセスで構成し、これらを1チップに集積したことを特徴とする残響付加装置。
IPC (2件)：
引用特許：
前のページに戻る
