特許

J-GLOBAL ID：200903062395286006

半導体装置の製作方法

発明者： 児玉 聡 ,  古田 知史 ,  石橋 忠夫 ,  伊藤 弘
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 中村 純之助 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-256223
公開番号（公開出願番号）：特開2000-091349
出願日： 1998年09月10日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 下部電極の材質が制限されることがないようにし、半導体層に悪影響を及ぼすことがないようにする。【解決手段】 第1の基板1上にエッチングストップ層2を形成し、エッチングストップ層2上にチャネル層3を形成し、チャネル層3上にオーミック下部電極4、5、ショットキー下部電極6を形成し、オーミック下部電極4、5、ショットキー下部電極6上に絶縁膜7を形成し、絶縁膜7の表面を研磨により平坦化し、絶縁膜7の平坦化した表面と基板8の表面とを水ガラスで接着することにより基板構造体を作製し、基板構造体から基板1とエッチングストップ層2とを除去してチャネル層3を露出させ、チャネル層3上にオーミック上部電極9、10、ショットキー上部電極11を形成する。

請求項（抜粋）：

基板に半導体素子を構成する半導体層が形成され、上記半導体層の下部に金属からなる下部電極が形成された半導体装置を製作する方法において、第1の基板上に上記半導体層を形成する工程と、上記半導体層上に上記下部電極を形成する工程と、上記下部電極上に絶縁膜を形成する工程と、上記絶縁膜を平坦化する工程と、上記絶縁膜と第2の基板とを接着することにより基板構造体を作製する工程と、上記基板構造体から上記第1の基板を除去して上記半導体層を露出させる工程とを含むことを特徴とする半導体装置の製作方法。

IPC (5件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/02 ,  H01L 21/762 ,  H01L 27/12

FI (4件)：

H01L 29/80 U ,  H01L 21/02 B ,  H01L 27/12 B ,  H01L 21/76 D

Fターム (23件)：

5F032AA03 ,  5F032AA06 ,  5F032AA91 ,  5F032CA15 ,  5F032CA16 ,  5F032CA18 ,  5F032DA13 ,  5F032DA24 ,  5F032DA71 ,  5F032DA78 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GJ05 ,  5F102GJ10 ,  5F102GL05 ,  5F102GR10 ,  5F102GS02 ,  5F102GT03 ,  5F102HC01 ,  5F102HC10 ,  5F102HC15