特許
J-GLOBAL ID：200903062424513270
入力保護回路およびIC
発明者：
出願人/特許権者：
代理人 (1件)：
梶山 佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-156046
公開番号（公開出願番号）：特開平6-350082
出願日： 1993年06月02日
公開日（公表日）： 1994年12月22日
要約：
【要約】【目的】 ICの内部回路を異常入力から十分に保護することができ、しかも内部回路についてのレイアウト上の制約が少ない入力保護回路を実現する。【構成】 金属配線層が一層でありラインVDD,GNDがその層のパターンからなりパッド20がラインVDD,GND間に配置され内部回路Tr1がラインGNDを挟んでパッド20の反対側に配置されたIC内に設けられる入力保護回路において、ラインVDDに直結して設けられパッド20に接続されたダイオードD1と、ラインGNDに直結して設けられパッド20に接続されたダイオードD2と、ラインGNDに直結して設けられたダイオードD3と、を備え、パッド20,ダイオードD1,D3,内部回路Tr1を順に結ぶ配線パターンを介して内部回路Tr1が入力信号Aを受け、ダイオードD1,D3間の配線パターンが抵抗値R1を有する。
請求項（抜粋）：
金属配線層が一層であり電源ライン等の第1のラインと接地ライン等の第2のラインが前記金属配線層のパターンからなり外部からの入力信号を受けるパッドが前記第1のラインと前記第2のラインとのライン間に配置され前記パッドを経由した後に前記入力信号を受ける内部回路が前記第2のラインを挟んで前記パッドの反対側に配置されたIC内に設けられ、外部から前記パッドに印加されたサージ電圧等の異常入力から前記内部回路を保護する入力保護回路において、前記第1のラインのパターン内に配置して設けられ又は前記第1のラインに接して設けられ、カソード(又はアノード)が前記第1のラインに直接接続され、アノード(又はカソード)がポリシリコン等の非金属の第1の配線パターンで前記パッドに接続された第1の保護ダイオードと、前記第2のラインのパターン内に配置して設けられ又は前記第2のラインに接して設けられ、アノード(又はカソード)が前記第2のラインに直接接続され、カソード(又はアノード)がポリシリコン等の非金属の第2の配線パターンで前記パッドに接続された第2の保護ダイオードと、前記第2のラインのパターン内に配置して設けられ又は前記第2のラインに接して設けられ、アノード(又はカソード)が前記第2のラインに直接接続され、カソード(又はアノード)がポリシリコン等の非金属の第3の配線パターンで前記第1のダイオードのアノード(又はカソード)に接続された第3の保護ダイオードと、前記第3の保護ダイオードのカソード(又はアノード)と前記内部回路とを接続する第4の配線パターンと、を備え、前記内部回路が前記パッドと前記第1の配線パターンと前記第3の配線パターンと前記第4の配線パターンとを順に経由した後に前記入力信号を受け、前記第3の配線パターンが前記内部回路の入力保護抵抗としての所定の抵抗値を有することを特徴とする入力保護回路。
IPC (2件)：
FI (3件)：
H01L 29/78 301 K
, H01L 27/06 311 B
, H01L 27/06 311 Z
