特許
J-GLOBAL ID：200903062424767159
マイクロプロセッサのための割込み制御器
発明者：
出願人/特許権者：
代理人 (1件)：
山本 恵一
公報種別：公表公報
出願番号（国際出願番号）：特願2002-551701
公開番号（公開出願番号）：特表2004-536365
出願日： 2001年12月12日
公開日（公表日）： 2004年12月02日
要約：
【課題】本発明は、複数のイベントメモリ(40、41)を有するマイクロプロセッサ(30)のための割込み制御器で、イベントメモリが結合されて少なくとも1つのグループを作り、各イベントメモリが、設定信号(5)のための入力およびイベントメモリ(40、41)の状態を表現するイベントメモリ信号(4)のための出力を備え、-イベントメモリ(40、41)のための設定信号(5)は、このイベントメモリ(40、41)に関連するイベント信号(8)のアクティブ化が検出されたときにアクティブになり、-イベントメモリ信号(4)は、マイクロプロセッサ(30)のための割込み信号(9)に接続されており、-マイクロプロセッサ(30)は、データバス(10)を経由してイベントメモリ信号(4)に対する読み出しおよび書き込みアクセスを有し、-イベントメモリ(40、41)は各々、リセット信号(3)のための入力を備える割込制御器において、イベントが処理の中で偶発的に失われることなく、つまりは、処理不可能になることなく、イベントメモリを個々にまたはグループで、個別に変更することができるよう設計された割込み制御器に関する。【解決手段】このために、グループ内のイベントメモリ(40、41)のためのリセット信号(3)は、マイクロプロセッサ(30)が、第1の書き込み信号(15)を使用して、このイベントメモリ(40、41)を含むグループに対する書き込みアクセスを有効にし、同時に、このイベントメモリ(40、41)に関連する、マイクロプロセッサ(30)からの個別信号(16)が、データバス(10)上でアクティブであるときに、アクティブになる。【選択図】図2
請求項（抜粋）：
複数のイベントメモリ(40、41)を有するマイクロプロセッサ(30)のための割込み制御器で、前記イベントメモリが結合されて少なくとも1つのグループを作り、前記各イベントメモリが、設定信号(5)のための入力および前記イベントメモリ(40、41)の状態を表現するイベントメモリ信号(4)のための出力を備え、
-イベントメモリ(40、41)のための前記設定信号(5)は、該イベントメモリ(40、41)に関連するイベント信号(8)のアクティブ化が検出されたときにアクティブになり、
-前記イベントメモリ信号(4)は、前記マイクロプロセッサ(30)のための割込み信号(9)に接続されており、
-前記マイクロプロセッサ(30)は、データバス(10)を経由して前記イベントメモリ信号(4)に対する読み出しおよび書き込みアクセスを有し、
-前記イベントメモリ(40、41)は各々、リセット信号(3)のための入力を備える
割込制御器において、
グループ内のイベントメモリ(40、41)のための前記リセット信号(3)は、前記マイクロプロセッサ(30)が、第1の書き込み信号(15)を使用して、前記イベントメモリ(40、41)を含むグループに対する書き込みアクセスを有効にし、同時に、前記イベントメモリ(40、41)に関連する、前記マイクロプロセッサ(30)からの個別信号(16)が、前記データバス(10)上でアクティブであるときに、アクティブになることを特徴とする割込み制御器。
IPC (1件)：
FI (2件)：
G06F9/46 311G
, G06F9/46 311D
5B098BA13
, 5B098BB07
, 5B098BB11
