電界効果トランジスタ

発明者： ,
出願人/特許権者：
代理人 (1件)：浅村皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-277436
公開番号（公開出願番号）：特開平5-267652
出願日： 1992年10月15日
公開日（公表日）： 1993年10月15日
要約：

【要約】 (修正有)【目的】 VLSI論理プロセスと両立し、低いrds(オン)を有するLDMOSトランジスタを開発する。【構成】本トランジスタは、第2の伝導形のドリフト領域26を横方向および深さ方向で取り囲むように半導体層10の表面に形成された第1の伝導形のJFETゲート領域24を有する。前記ドリフト領域の一部上の前記表面に厚い絶縁体領域42が形成される。前記第1の伝導形のIGFET本体30がJFETゲート領域に隣接して前記表面に形成される。この本体は第2の伝導形のソース領域34をドリフト領域から分離している。ドリフト領域に隣接して、IGFET本体から分離されて、第2の伝導形になるように表面にドレイン領域60が形成される。ソース領域と厚い絶縁体領域42との間の表面を覆って導電性ゲート52が形成され、薄いゲート絶縁体50がゲート52をIGFET本体から分離している。

請求項（抜粋）：

大電流を流すように適応でき、高い降伏電圧を有し、第1の伝導形を持つようにドープされた半導体層の表面に作製されたトランジスタであって:前記層中に形成された前記第1の伝導形のJFETゲート領域であって、前記層中のドーパント濃度よりも本質的に高いドーパント濃度を有するJFETゲート領域、横方向で前記JFETゲート領域内に含まれるように前記表面に形成された、前記第1の伝導形と反対の第2の伝導形のドリフト領域、前記ドリフト領域上の前記表面に形成された厚い絶縁体領域、前記JFETゲート領域内に隣接して前記表面に形成された、前記第1の伝導形のIGFET本体、横方向で前記IGFET本体内に含まれるように、前記ドリフト領域から分離されて、前記第2の伝導形になるように前記表面に形成されたソース領域、前記ドリフト領域に隣接し、前記IGFET本体から分離されて、前記第2の伝導形になるように形成されたドレイン領域、前記IGFET本体に隣接して、前記第1の伝導形になるように形成されたバックゲート接続領域、前記ソース領域と前記厚い絶縁体領域との間に前記表面を覆って広がる導電性ゲートであって、前記IGFET本体との間を薄いゲート絶縁体スペーサで分離された導電性ゲート、を含むトランジスタ。

前のページに戻る